Clock Gate Control Register [CLKGATECTL] (Default Value: 0xXXXXXXXX)ΒΆ

Offset: 0x0000 Registername: CLKGATECTL
Bit: R/W: Default/Hex Description
31:29 / 0x0 /
28 R/W 0x0
CLKGATECTL_SYSTEM_CLKG
  • 0:
  • 1:
27:25 / 0x0 /
24 R/W 0x0
CLKGATECTL_AUTO_MAN_REG
  • 0:
  • 1:
23:22 / 0x0 /
21:20 R/W 0x0
CLKGATECTL_BIF_CORE_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
19:18 R/W 0x0
CLKGATECTL_TA_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
17:16 R/W 0x0
CLKGATECTL_IDXFIFO_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
15:14 R/W 0x0
CLKGATECTL_PDS_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
13:12 R/W 0x0
CLKGATECTL_VDM_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
11:10 R/W 0x0
CLKGATECTL_DPM_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
9:8 R/W 0x0
CLKGATECTL_MTE_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
7:6 R/W 0x0
CLKGATECTL_TE_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
5:4 R/W 0x0
CLKGATECTL_TSP_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
3:2 R/W 0x0
CLKGATECTL_ISP2_CLKG
  • 0x0:
  • 0x1:
  • 0x2:
1:0 R/W 0x0
CLKGATECTL_ISP_CLKG
  • 0x0:
  • 0x1:
  • 0x2: